OpenRISC
開発者 Damjan Lampret、OpenCrossコミュニティ
ビット数 32ビット、64ビット
発表 2000年
デザイン RISC
エンコード Fixed
エンディアン Big
オープン Yes
レジスタ
汎用 16本 または 32本
浮動小数点 オプション

OpenRISCはOpenCoresコミュニティの元々の旗艦プロジェクトである。 このプロジェクトの目的は、一連の汎用のオープンソースのRISC CPUアーキテクチャを開発することである。最初で現在のところ唯一のアーキテクチャは、OpenRISC 1000である。これは、 32ビットと64ビットがあり、オプションとして浮動小数点演算とベクトル演算を持つファミリである。[1]

OpenCoresのチームは最初の実装であるOpenRISC 1200を提供している。これはVerilogハードウェア記述言語で書かれている。ハードウェアのデザインは、GNU Lesser General Public Licenseでリリースされたが、モデルとファームウェアはGNU General Public Licenseでリリースされた。リファレンスのSoCの実装はOpenRISC 1200ベースで開発され、ORPSoC (the OpenRISC Reference Platform System-on-Chip)として知られている。ORPSoCや他のOpenRISC 1200ベースのデザインのデモンストレーションをしたグループは、FPGA上で動かしていた。[2][3].

商業的な実装

いくつかの商業組織によってOpenRISC 1000アーキテクチャの派生物が開発されている。ORSoC による ORC32-1209 や Beyond Semiconductor による BA21、BA14、BA22 がある。ORSoCはopencores.orgウェブサイトを維持している。Dynalith Systemsは、OpenRISC 1000とBA 12の双方を使えるiNCITE FPGAプロトタイピングボードを提供している。Flextronics InternationalとJennic Limited（英語版）は、ASICの一部としてOpenRISCを製造している。

ツールチェーンのサポート

OpenCoresコミュニティはC言語での開発ができるようにした。GNUツールチェーンをOpenRISCに移植した。このツールチェーンを使うことにより、uClibcやLinux、μClinuxも移植された。Dynalith Systemsは、このツールチェーンをベースとしたグラフィカルな開発環境であるOpenIDEAを提供している。

OpenCoresコミュニティは、OpenRISC 1200とORSoCの両方の命令セットシミュレータとサイクル精度モデルを提供している。OpenRISC 1200の高速のモデルも、Imperasにより主導されたOpen Virtual Platforms (OVP)を通して入手できる。

脚注

  1. ↑ Damjan Lampret et al., "OpenRISC 1000 Architecture Manual", Rev 1.3, 15 Nov 2007. 無料のユーザ登録が必要ではあるがOpenCoresのウェブサイトから入手可能
  2. ↑ Patrick Pelgrims, Tom Tierens and Dries Driessens, "Basic Custom OpenRISC System Hardware Tutorial: Embedded system design based upon Soft- and Hardcore FPGA’s", De Nayer Instituut, Hogeschool voor Wetenschap & Kunst, 2004. オンラインで入手可能
  3. ↑ Xiang Li and Lin Zuo, "Open source embedded platform based on OpenRISC and DE2-70", Masters dissertation, SoC program, KTH, Sweden. オンラインで入手可能

関連項目

外部リンク

⌬ Phoenix Mesh CID: 未登録 IPFS未登録 📡 0ピア N=1 CRITICAL PQS D32