読む 編集 履歴表示

周波数同期回路

ウィキペディアから、無料の百科事典

周波数同期回路[1] (英語: frequency-locked loop (FLL)、または英語: frequency-lock) は入力基準信号の周波数に同期した信号を生成する、電子的な制御回路[2]。この回路は、発振器の周波数と基準信号の周波数を比較し、両者が一致するまで発振器の周波数を増減させる信号を出力するが、位相を一致させる制御までは行わない。

FLLは、負帰還を利用した制御システムのひとつで、無線、通信、コンピュータなどの電子機器において、安定した周波数信号の生成や、ノイズの多い通信路からの信号の復調に用いられる。

位相同期回路（PLL）と似ているが、位相そのものではなく、位相の微分値である周波数を制御する点が異なる。制御対象が限定されているためFLLはPLLよりもロック(同期)が速く、またロック範囲も広い。発振器の周波数が基準周波数に十分に近づき、PLLに制御を引き継げるようになるまでの初期段階でFLLを使用する、といったように両者が組み合わせて使われることもある。

高度な用途では、両者を同時に使用する「FLL補助型PLL（FPLL）」が採用されることもある[3]。

脚注

  1. ↑ “周波数同期回路を用いた環境変化にロバストな低消費電力発振回路”. 電子情報通信学会 (2023年2月28日). 2026年10月12日閲覧。
  2. ↑ “How a Frequency Locked Loop (FLL) Works”. Wireless Pi (2016年6月6日). 2024年1月5日閲覧。
  3. ↑ Yang, Rong; Zhan, Xingqun; Chen, Wantong; Li, Yafeng (February 2022). “An iterative filter for FLL-assisted-PLL carrier tracking at low C/N0 and high dynamic conditions”. IEEE Transactions on Aerospace and Electronic Systems 58 (1): 275–289. Bibcode:2022ITAES..58..275Y. doi:10.1109/TAES.2021.3100354.

外部リンク