| 生産時期 | 2010年2月 (2012年10月)から |
|---|---|
| 設計者 | IBM |
| CPU周波数 | 3.0GHz (3.72GHz) から 4.14GHz (4.42GHz) |
| アーキテクチャ | 64ビット |
| マイクロアーキテクチャ | Power Architecture |
| コア数 | 4, 6, 8 / ソケット |
| 前世代プロセッサ | POWER6 |
| 次世代プロセッサ | POWER8 |
| L1キャッシュ | 32+32 KB/コア |
| L2キャッシュ | 256KB/コア |
| L3キャッシュ | 32MB/チップ (80MB/チップ) |
| Power アーキテクチャ |
|---|
POWER7（パワーセブン）は、IBMが2010年2月に発表したPower Architectureベースの64ビットマイクロプロセッサである。2012年10月に強化版のPOWER7+（パワーセブンプラス）が発表された。前身はPOWER6、後継はPOWER8。
POWER7は、IBMのロチェスター、オースティン、ベーブリンゲンなどの研究所を含む施設で開発された[1][2]。 POWER7はPOWER6の後継で、2010年2月8日に発表された[3]（日本では2月9日[4]）。
POWER6からの主な拡張として、コア数の最大2から最大8への増加、各コアごとの同時マルチスレッディングの最大2スレッドから最大4スレッドへの増加（チップ単位では最大4スレッドから最大32スレッドへの増加）、eDRAMによるチップ（ダイ）上への32MB L3キャッシュ搭載、アウト・オブ・オーダー実行方式の採用、およびソフトエラー対応・仮想化・省電力などの強化が挙げられる。この結果、性能はPOWER6と比較してコア単位で1.2倍、プロセッサ単位で2～5倍となった。
AIXとの組み合わせで、仮想メモリをハードウェア的に圧縮して、みかけ上の物理メモリ容量を増加させる「Active Memory Expansion」機能や、一部のサーバー(Power 780)で稼働するコア数を半減させる事で、クロックアップとコア当たりのキャッシュを倍増する「TurboCoreモード」が選択できる。
インストラクション･リトライ
理論上の性能予定値は以下である。
最大32ソケットまで拡張可能
2006年11月、IBMはアメリカ国防総省の国防高等研究計画局(DARPA)と、HPCSプロジェクトの一環（第3段階）として、2010年末までにペタスケールのコンピュータアーキテクチャを開発する、2億4400万ドルの契約を締結した。その契約では、そのアーキテクチャは商用に使用可能とされた。その契約を獲得したIBMの提案書のPERCSシステムは、POWER7プロセッサーやAIXオペレーティングシステムやGPFSをベースとした[9]。
IBMとDARPAがコラボレートした特徴のひとつは、POWER7クラスター用にグローバル共用メモリー空間をサポートする、改良されたアドレッシングおよびページテーブルのハードウェアである。これは科学者がプログラムを書く際に、メッセージパッシングを使用せずに、クラスターを単一のシステムであるかのように使用することを可能にする。大半の科学者がクラスターを使用する際に、Message Passing Interfaceや他の特殊な並列プログラミング技術に精通する必要がなくなるため、これは生産性の観点から重要である[8]。なお、POWER7と将来のAMD Opteronプロセッサは、CPUソケットのレイアウトを共用する事が示唆されたが、この収束はIBMもAMDも確約はしていない[10][11]。
2010年2月8日に、IBMはPOWER7を、Power SystemsのPower 750 Express, 755, 770, 780と同時に発表した。
2012年9月、IBMはPOWER7+の詳細を発表した[12]。更に10月にIBMはPOWER7+を、Power SystemsのPower 770, 780と同時に発表した[13][14]。2013年2月、IBMはPOWER7+搭載のPower Systemsエントリーおよびミッドレンジモデルを発表した[15]。日立製作所はPower7+搭載のエントリーサーバを発表した[16]。
POWER7の用途には以下がある。
未登録
IPFS未登録
📡 0ピア
N=1
CRITICAL
PQS B72